PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-158249

(43)Date of publication of application: 17.07.1986

(51)Int.CI.

H04L 25/49 H04L 7/00

(21)Application number: 59-279923

/74\A P . ELLYEL

(71)Applicant : FUJI ELECTRIC CO LTD FUJI FACOM CORP

(22)Date of filing:

29.12.1984

(72)Inventor: KATO TOMIO


(54) CODE SYSTEM

(57)Abstract:

PURPOSE: To prevent an reception error due to a step-out by putting the codes reverse to the continuous logic in a period between the center of the (m-1)-th bit and the end of the m-th bit when (m) or more pieces of same bits are delivered continuously.

CONSTITUTION: A counter 6 detects that the same logic of data is continuous in (m) bits and informs this to a switch control circuit 7. The circuit 7 controls a switch circuit 9 at the (m-1)-th and m-th bit output timings and switches the circuit 9 at the side of a signal generating circuit 8. The circuit 8 produces the codes of the deformation patterns corresponding to the (m-1)-th and m-th bits when the circuit 9 is switched to the side of the circuit 8. Both the counter 6 and the circuit 7 are initialized for each change of data. Thus a timing extracting circuit at the reception side is restarted within a fixed period of time. This prevents a reception error due to a step-out.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

BEST AVAILABLE COPY

BEST AVAILABLE COPY

⑫ 公 開 特 許 公 報 (A)

昭61 - 158249

@Int.Cl.4

識別記号

庁内整理番号

匈公開 昭和61年(1986)7月17日

H 04 L 25/49 7/00 C-7345-5K E-6745-5K

審査請求 未請求 発明の数 1 (全6頁)

②特 願 昭59-279923

29出 頤 昭59(1984)12月29日

砂発 明 者 加藤

富 雄 日野市富士町1番地 富士フアコム制御株式会社内

切出 願 人 富士電機株式会社

川崎市川崎区田辺新田1番1号

富士フアコム制御株式

日野市富士町1番地

会社

仞代 理 人 弁理士 玉蟲 久五郎

外2名

明 組 會

1. 発明の名称 符 号 方 式

2. 特許請求の範囲

の出

頤

自己同期式のペースパンドデータ伝送になるとき 送信側で同一論理のピットが m 以上連続中央 からま の連続部の第 (m-1) 番目の出り、中央 かい を第 m 番目のピットの終りまでの期間に設けて受ける の符号を挿入して送出し、受信で受ける で対応するマスキング信号を発生し該マスキング 信号によつて受信信号に挿入された逆論理の 作号によって受信信号に挿入された逆論で をマスクすることによって ででなるとによって ででなるとによって ででなると できるを をできると できると できる できると できる できると できると できると できると できる できる できる できる できると できる できる できると できると できると できる できると できる できる できる できる できる できる

5. 発明の詳細な説明

〔産業上の利用分野〕

本発明は自己同期方式のペースパンドデータ伝送における符号方式に係り、特に伝送符号における *0°と *1°のいずれについても一定ヒット数以

上連続しないように符号化することができる符号 方式に関するものである。

[従来の技術]

この種の符号方式における受信側での同期タイミング抽出方法としては、例えば一定の選延時間を有する選延回路を時間基準として使用し、大力信号をこの選延回路を時間基準として使用し、人力信号をこの選延回路を経て遅延させた信号を反転して入力信号との論理積をとることによつて、"0"、"1"の連続を"1"と"0"が交互に繰り返す信号に変換する回路を用いるものが提案されている。

第6図はとのような従来の同期タイミング抽出回路を示したものであつて、 1a,1b は遅延回路、 2a,2b はアンド回路、 3,5a,3b は否定回路、 4 はオプ回路である。また第7図は第6図の回路における各部信号を示し、 PIN は入力信号、 CK1 は入力信号が "H" レベルのときの同期タイミング信号であつて、 (a) は入力信号の "H" が比較的短い場合を、 (b) は入力信号の "H" が長く続いた場合を示している。

第6図において、受信した入力信号 ν_{1N} はアン ド回路 2a の一方の入力に加えられ、アンド回路 2c の出力は遅延回路 1c および否定回路 3c を経 てアンド回路 2c の他方の入力に帰避される。と れによつて入力信号VIN が"A"レベルのとき、例 えば第7例似に示すよりに連延回路 1a の立下り 遅れ時間 D, 立上り遅れ時間 dを交互に繰り返す 同期タイミング信号 CK1 が、アンド回路 2c の出 力に得られる。

一方、受信入力信号VINは否定回路3を経て反 転されたのち、アンド回路 2b, 遅延回路 1b, 否定 回路 3b からなる帰還ループに加えられるととに よつて、入力信号 Vis が *L* レベルのとき、同様 にして遅延回路 18 の立下り遅れ時間と立上り達 れ時間とを交互に繰り返す同期タイミング信号 CK2 がアンド回路 2b の出力に得られる。

両同期タイミンク信号はオア回路 4 を経て加算 され、入力信号の"8" レベルと"L" レベルとに対 応する同期メイミング信号出力 CK が出力される。 なおとのような同期タイミング抽出方法について

(3)

い、受信側でこの信号によつて同期タイミング抽 出を行つたのち、挿入された符号を削除してデー タをとり出す方法が従来行われている。しかしな がらこのようを反対論理符号を挿入する方式によ つた場合は、当然挿入された符号を伝送する分余 分に時間がかかるという問題がある。

本発明はとのような従来技術の問題点を解決し ようとするものであつて、自己同期式のペースパ ンドデータ伝送において、同一触理のビットが多 数連続する場合でも、受信エラーの原因となる同 期ずれが発生するととがなく、しかも従来の符号 挿入方式のように余分を伝送時間を必要としない 符号方式を提供しようとするものである。

[問題点を解決するための手段]

本発明の符号方式は、送信側で同一論題のビッ トがm以上連続するときその連続部の第(m-1) 番目のピットの中央から第れ番目のピットの終り までの 1十 ビット分の期間にとの連続 論理の逆論理 の符号を挿入して送出し、受信側で受信信号に挿 入された逆論理の符号を検出してその期間に対応 は本出額人による特額昭 57-165359 号(特別昭 59-54344 号) において詳細に説明されている。 [発明が解決しようとする問題点]

第6図に示された同期タイミング抽出方法では、 受信入力信号の "#" または "L" の期間が比較的短 い場合は、第7図四に示すように入力データと同 期タイミング信号とのピット対応が正しく保たれ る。しかしながら第6図化示された遊延回路 1c. 16 の立下り遅延時間、立上り選延時間はそれぞ れ固定であり、従つて受借入力信号の"H"または "L"が長く続く場合には、遅延回路に基づく時間 的重が蓄積されて、入力データと同期タイミング 信号とのピット対応が次第にずれるととがある。 第7図のは入力信号の"FF"期間が長く、そのため 同期すれが生じた場合を示し、図中には同期すれ の時間を示し、Pは同期ずれ時間はに起因する誤 信号を示している。

とのような問期ずれの発生を防止する方法とし て、同一論理状態が一定時間以上継続しないよう に、反対論理の符号を挿入する処理を送信側で行

(4)

するマスキング信号を発生し、とのマスキング信 号によつて受信信号をマスクすることによつて送 信側におけるもとのデータを値復するようにした ものである。

〔作 用〕

本発明の符号方式では自己同期式のベースパン ドデータ伝送において、送信伽で同一論理のヒッ トがm以上連続するときその連続部の第(m-1)番 目のピットの中央から第m番目のピットの終りま での期間にとの連続論理の逆論理の符号を挿入し て送出し、受信側で挿入された逆論理の符号を検 出して発生したマスキング信号によつて受信信号 をマスクして送信側にかけるも今とのデータを修 後するので、伝送符号が *0*,*1* のいずれについ ても一定ピット数以上連続しないように符号化さ れ、従つて受信側のタイミング抽出回路が一定時 間以内に再起動されるととになり、同期ずれによ る受信誤りが防止される。

[寒 筋 例]

第1図は本発明の一実施例の伝送符号を示した

(6)

ものであつて、連続するm ヒットの同一論理のデータを伝送する 際の伝送符号を示し、 論理 *0 * の 場合を例示している。 すなわち本 発明における 伝送符号は、 同一 論理 データの第 (m-1) 番目と 第 m 番目とを「変形」させて、 同一 論理 データが m ヒット連続するととの目印としている。

第2図は本発明の一実施例の符号発生回路を示したものである。同図において5はルビットのシフトレジスタ、6はカウンタ、7は切客制御回路、8は信号発生回路、9は切客回路である。

第2図において、mビットのデータはmビットのシフトレジスタ5と切替回路9とを経て伝送路に出力される。この際カウンタ6はテータにおける同一論理がmビット連続することを検出して、切替制御回路7にその旨を通知する。切替制御回路7は、第(m-1)ビット目と第mビット目の伝送符号における第(m-1)ビット目と第mビット目とに相当する「変形」バターンの符号

(7)

カには、フリップフロップ 18 で生成されるタイミング信号 NPT と DPT とがそれぞれ加えられる。
アンド回路 16,17 の出力かよびタイミング信号
CK2 とはオア回路 4c に加えられて、論理和をとられるととによつてタイミング信号 CK を発生する。
タイミング信号 CK は、本発明の方式にかける受情回路のサンプリングクロックとして用いられるものである。フリップフロップ 18 は、受信信号
VIN をシフトレジスタ 21 によつてクロック CK の立上りでサンブリングした信号 Vaによつでリセットされる。なお第 5 図の回路において、各遅延回路 1a,1b の遅延時間は侵収等しく設定されている。

第4図は本発明の一実施例のサンプリング回路を示したものであつて、22,23 はアンド回路、24,25 は同一構成の1 ビットのシフトレジスタである。

第 3 図に示されたタイミング抽出回路から得られたタイミング信号 CK は、 1 ピットのシフトレジスタ 24,25 にクロックとして与えられる。 アンド回路 22 は受信入力信号 VIN と第 3 図におけるフ

を発生できるように構成されており、切替回路?が借号発生回路 B の側に切り替えられたとき、この符号を伝送路へ出力する。カウンタもおよび切替制御回路 7 は、データが変化する(第 1 図の例ではデータが"0"から"1"に変化する)ごとに初期化される。

第3図は本発明の一実施例における受信側のタイミング抽出回路を示し、第6図におけると同じ部分は同じ符号で示されており、4cは3入力オア回路、15~17はアンド回路、18はブリセット機能つきフリップフロップ、19,20は否定回路、21はシフトレジスタである。

第 3 図において、タイミング信号 CX2 は遅延回路 1 b で 1 ピット遅延されて、タイミング信号 CX2 の遅延信号 CX2D を生じる。アンド回路 15 は信号 CX2D と受信信号 V_{IN} がともに $^{\circ}$ 1 $^{\circ}$ のとき、フリップフロップ 18 をセットする。

一方、タイミング信号 CK1 は AND 回路 16 に加え られるとともに、否定回路 19 を介して AND 回路 17 に加えられる。 アンド回路 16,17 の他方の入

(8)

リップフロップ 18 のタイミング信号 DPT とを入力され、その出力はシフトレジスタ 24 に入力として与えられる。アンド回路 25 はシフトレジスタ 14 の出力 OUT。とタイミング信号 DPT とを入力され、その出力はシフトレジスタ 25 に入力として与えられる。

第5図は第3図のタイミング抽出回路と第4図のサンプリング回路における各部信号を示すタイムチャートであつて、本発明の符号方式を用いた場合における受信側の動作を説明するものである。

いま"0"が m ビット連続するデータの受信を行うものとすると、受信信号 ν_{IM} は前述のように送信側で本発明の方式で符号化されて、第 (m-1) ビット目と、第 m ビット目とが「変形」されたものとなつている。

クロック CK2 は受信信号 V_{IN} の立下りで立上つて、受信信号 V_{IN} が $^*L^*$ レベルの間、 $^*B^*$ レベルと $^*L^*$ レベルとを交互に繰り返す。 クロック CK2D は遅延回路 1 b を経てクロック CK2 より 1 ビット 遅れている。 アンド回路 15 は受信入力信号 V_{IN} と

クロック CR2D との論理検をとることによつて、入力信号 VIN の第 (m-1) 番目の ピットの後半における "B"を検出して、出力信号 DTR を発生する。信号 DTR は入力信号 VIN における「変形」の存在を示す検出信号である。フリップフロップ 8 は信号 DTR の立上りによつてセットされ、信号 VIN 信号 VIN における第 "B" レベルのときクロック CR の立上りでリセットされることによつて、入力信号 VIN における第 (m-1) 番目のピットと第 m 番目のピットとにおける「変形」部分に対応する出力 DPT を発生する。

アンド回路 22 は受信入力信号 VIN とフリップフロップ 18 のタイミング信号 DPT との論理積の出力を発生し、シフトレジスタ 24 はアンド回路 22 の出力をタイミング信号 CK の立下りでサンプリングし1 ピット遅延させて出力信号 OUT。を発生する。アンド回路 25 は信号 OUT。とタイミング信号 CK の立下りでサンプリングし1 ピット遅延させて出力信号 OUT。 を発生するが、出力信号 OUT。は入力

(11)

テイビット付加や、いわゆる HDLC 伝送手順にかける"0"挿入("1"が5ビット以上連続する場合に6ビット目に"0"を挿入して伝送し、受信側で6ビット目の"0"を削除する。)のように、"1"が一定数以上連続しないような符号方式が予め考えられている場合が多いことによる。

なお上述の実施例ではデータ"0"がπビット連続する場合について述べたが、データ"1"がπビット連続する場合についても同様に考えて本発明の方式を適用し得ることは言うまでもない。

[発明の効果]

以上説明したように本発明の符号方式によれば、自己同期式のペースパンドデータ伝送における伝送付号が"0","1"のいずれについても一定のビット教以上連続しないように符号化されるので、受信側のタイミング抽出回路が一定時間以内に再起動されることになつて、同期外れによる受信額りが防止される。

また本発明の方式によれば、伝送符号が"0"または"1"の一方に縮退するととがないので、特に

信号 Pin における第 (m-1) ビット目と第 m ビット目とに相当するデータが「修復」されて、 *0 * が m ビット連続する送信側におけるもとのデータが再発されている。

なお第5 図において、シフトレジスタ 24 の出力のUT。の第(m-1) ピットが"1"になつているのは、アンド回路 15 のゲート選延によつてその出力信号 DTR の立上りが選れ、さらにフリップフロップ 18 の選延によつてその出力信号 DPT の立上りが遅れ、その結果アンド回路 22 における信号 DPT による受信入力信号 VIB のマスキングのタイミングが、シフトレジスタ 24 のサンプリングのタイミングに対して間に合わないためである。第4図の回路においては、信号 OUT。の第(m-1) ピット目に現われた"1"を「修復」して"0"にするため、アンド回路 23 とシフトレジスタ 25 とを追加して用いている。

以上説明した実施例においては、データ・0・が m ビット連続する場合を想定しているが、その理由は主として一般のデータ伝送方式におけるパリ

(12)

光伝送に適用した場合に光電変換回路と信号増幅器とを容量結合とすることができ、従つて増幅器の飽和が防止されるので応答特性が向上する。なか伝送符号の縮退がないことは、その縮退を検出する回路(図示せず)を付加することによつて、伝送路の断線異常の検出を行うことができるという利点があることを意味している。

さらに本発明の符号方式によれば、従来の光伝 送方式におけるようなマンチエスタ符号(RZ 信号) を用いる必要がなく、NRZ 信号とすることができ るため、従来性能の光送受信系を用いて従来の2 倍の伝送速度を実現できる効果があるものである。

さらに本発明の方式では、伝送符号に冗長ビットを追加していたいので、BDLC 伝送手順によるデータをそのまま伝送できるといり効果がある。


4. 図面の簡単な説明

第1 図ないし第5 図は本発明の符号方式の一実 施例を示したものであつて、第1 図は伝送符号の 一例を示す図、第2 図は符号発生回路の構成例を
> 特許出願人 富士電機株式会社 (外1名) 代 理 人 弁理士玉蟲 久 五 郎 (外2名)

データ (1) (2) (3) (m-2) (m-1) (m) (1)

第 1

図



(15)

